优秀的毕业设计论文网
计算机 JAVA 电子信息 单片机 机械机电 模具 土木工程 建筑结构 论文
热门搜索词:网络 ASP.NET 汽车 电气 数控 PLC

012基于EDA和单片机技术的逻辑分析仪设计课件

以下是资料介绍,如需要完整的请充值下载.
1.无需注册登录,支付后按照提示操作即可获取该资料.
2.资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用.
  
资料介绍:

基于单片机和EDA技术的逻辑分析仪设计
摘要:本设计采用单片机控制8路逻辑信号电平采集;采用EDA技术设计的CPLD芯片处理逻辑信号,控制点阵扫描和分析结果在示波器上显示;单片机和CPLD间采用中断方式交换数据。该设计具有1、3级触发方式,触发字位置和浮动时标线显示等功能,以及友好操作界面和波形稳定显示等特点,并拓宽示波器使用功能。
关键字:点阵扫描控制;逻辑分析;CPLD;VHDL编程
The design of the logical analysis apparatus of one-chip microcomputer and the EDA's technology baseding on
Xia Xinen1 , Hong yuanquan2
(1.Dept. of Computer Science and Technology, Guangdong Shaoguan University , Shaoguan 512005
2.The experiment center, Guangdong Shaoguan University )
【Abstract】This design uses the one-chip microcomputer to be controlled gathering of logical signal levels of 8 tunnels, Use CPLD's chip of EDA's technical design to the logic signal processing and Control  scanning to the lattice signal and The result of display analysis on the oscillograph , Use the interrupt mode exchange data between one-chip microcomputer and CPLD. this design has 1 and 3 grade of method of activation , trigger word seat display and time to be marked thread display  etc. merit ability,As well as friendly operation interface and waveform stabilization what shows  etc. characteristic , And widen the oscillograph use merit ability .

[资料来源:http://www.THINK58.com]


【Key words】The lattice scanning control; The logical analysis; CPLD; VHDL's programming
1  引言
逻辑分析仪是数字电路调试和信号分析中不可缺少的工具。本设计参照“2003年全国大学生电子设计竞赛”的题目,用双踪信号示波器作为逻辑分析结果显示设备;用单片机控制逻辑信号采集和逻辑分析仪的各项功能操作;用EDA(电子设计自动化)技术设计的CPLD(复杂可编程逻辑器件)芯片处理逻辑信号,控制逻辑分析结果波形的点阵扫描;达到一般逻辑分析仪应有的功能和指标[1]。本设计的逻辑分析仪特点是性能稳定、成本低,并拓宽了示波器使用功能。
2  总体结构及各硬件设计
逻辑信号分析的总体结构如图1所示;其中逻辑分析仪由8路逻辑信号检测电路、单片机系统和CPLD点阵扫描控制电路构成。逻辑分析仪能接受8路逻辑信号(D7~D0)和位传送时钟信号(B-CLK);其接受的逻辑信号形式如图2所示。
2.1  逻辑信号检测
8路逻辑信号检测部分由8选1采样模拟开关(CD4051)和模数转换器ADC(MAX7820)组成,如图3所示。为了适应较宽范围(0.25~4V)逻辑信号门限电压(逻辑1的电压)的输入,对逻辑信号电平采用模拟信号采样,当AD转换获得逻辑信号电平的数字量(A/D-DATA)大于门限电压对应的数字量时,确定为逻辑1。由于分时检测8路逻辑信号(D7~D0),要求采样开关速度和AD转换速度要远远大于逻辑信号位传送速度;当位传送时钟信号到来时,才能保证8路逻辑信号每1路采样点在靠近位的中间位置,从而得到可靠的电平数字量。

[资料来源:www.THINK58.com]


本设计的CD4051从地址选通(CH-SELECT)到数据输出时间约500ns,MAX7820转换一路信号所需的时间约3ns,采集处理8路逻辑信号各位(1个字节)所需时间约5us。若8路逻辑信号每位采样点在位中间的三分之一区,则逻辑信号的位宽约为15us,因此本设计的逻辑分析仪可对66kHz以下波特率的8路信号进行逻辑分析。
[资料来源:THINK58.com]

 

[来源:http://think58.com]

[资料来源:http://THINK58.com]

[资料来源:http://www.THINK58.com]