基于FPGA的电子时钟设计
以下是资料介绍,如需要完整的请充值下载.
1.无需注册登录,支付后按照提示操作即可获取该资料.
2.资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用.
密 惠 保
1.无需注册登录,支付后按照提示操作即可获取该资料.
2.资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用.
密 惠 保
资料介绍：
摘??? 要
VHDL是Very High
Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30%的速度快速成长。
这次毕业设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后，进一步应用VHDL，在MAX+plusII 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计，内部的时间控制输出则用到了各种设计，包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。
关键词：VHDL，电子钟，七段显示器，时序图。
目?????? 录
摘要…………………………………………………………………………………1
Abstract……………………………………………………………………………2
1? 绪论……………………………………………………………………………4
2? VHDL简介………………………………………………………………………5
3? VHDL电子钟设计…………………………………………………………………7
3.1电子钟的设计要求和工作原理……………………………………………7
3.1.1设计要求……………………………………………………………7
3.1.2 系统设计方案概述及工作原理……………………………………7
3.2 电子种的顶层设计…………………………………………………………7
3.2.1顶层设计分析………………………………………………………7
3.2.2 电子钟顶层VHDL设计……………………………………………10
3.3 电子钟的底层模块………………………………………………………13
3.3.1 时钟分频模块……………………………………………………13
3.3.2 计时模块…………………………………………………………15
3.3.3 按键模块…………………………………………………………24
3.4 显示模块…………………………………………………………………26
3.4.1进制计数器counter6……………………………………………27
3.4.2 显示位选择译码电路……………………………………………29
3.4.3 计时位选择电路…………………………………………………30
3.4.4 七段显示译码电路………………………………………………32
3.4.5 显示模块的VHDL设计……………………………………………34
4?? MAX+plusII的使用简介……………………………………………………37
5.总结与体会……………………………………………………………………38
6.致谢……………………………………………………………………………39
参考文献…………………………………………………………………………39
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。在数字钟的发展上看，主要向小型化、多功能化发展。
?数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。传统的设计方法有两种，一是利用组合逻辑电路和时序电路等中小规模集成电路来设计；一是利用单片机编程技术来设计。这两种设计都存在硬件复杂，设计周期长，成本高等缺点。
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
??FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：
?1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
?2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
?3）FPGA内部有丰富的触发器和I／O引脚。
?4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
?5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
??可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
?? 随着电子设计自动化(EDA)技术的发展，利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统已经成为发展趋势。本次毕业设计就利用VHDL 语言的强大的电路描述和建模能力设计基于FPGA的电子时钟，可以提高利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统的能力，为以后深入学习和应用电子系统现代设计方法打好基础，并具有工程实用性。