基于FPGA的自适应滤波器设计

v:* {behavior:url(#default#VML);} o:* {behavior:url(#default#VML);} w:* {behavior:url(#default#VML);} .shape {behavior:url(#default#VML);} 1.1????? 本文的研究背景 在信号处理领域，自适应信号处理是一个非常重要的分支，作为自适应信号处理基础的自适应滤波理论已成为信号处理学科的重要部分。近年来，信号处理理论和应用的发展为自适应滤波理论提供了重要的理论基础，随着超大规模集成电路技术和计算机技术的迅速发展，高速信号处理专用芯片和高性能的通用计算机也为自适应滤波器的发展和应用提供了重要的物质基础。由于自适应滤波的广泛应用，自适应滤波理论和信号处理技术越来越受到人们的重视，并将继续在诸如通信、雷达、声纳、自动控制、图像与语音处理等领域得到广泛的应用[1]。 自适应滤波算法是滤波理论不容忽视的一分子，滤波理论与滤波器的结构有着紧密的联系，因为自适应滤波器既要估计滤波器能实现期望信号的输出，又要估计滤波参数 朝有利于目标实现的方向调整，并保证滤波器稳定地工作，同时，结构的选取不仅会影响到计算复杂度（即每次迭代的算术操作数），还会对达到期望性能标准所需的迭代次数（自适应收敛的时间）产生影响。另外，不同的结构还有特定的应用场合，需要根据实际环境来选择相应的结构和算法。自适应滤波器根据其冲击响应的形式一般分为有限冲击响应自适应滤波器（FIR）、自适应格型滤波器和无限冲击响应自适应滤波器（llR）三种结构，其中自适应FIR滤波器又称为横向滤波器；自适应格型滤波器基本单元的形状类似于FFT中的蝶形单元，系数隐含在反射系数中，形式上相比横向滤波器要复杂一些；自适应递归滤波器具有IIR的结构形式，由于存在反馈，系统的稳定性和鲁棒性是设计自适应滤波器时需要注意的主要问题[2]。 近几十年来自适应滤波器的研究不仅是算法的研究，还有相关的硬件实现。算法研究主要是对算法速度和精度的改进，而自适应滤波器的硬件实现通常都是用DSP通用处理器，如今用FPGA等可编程器件来开发数字滤波算法并使用相关开发工具也成为自适应信号研究的主流，通过软件编程再用硬件实现特定的数字滤波算法，这一方法由于具有通用性的特点并可以实现算法的并行运算，无论是作为独立的数字信号处理，还是作为DSP芯片的协作处理器都是比较活跃的研究领域。 1.2????? 国内外研究现状 上个世纪40年代，国内外的一些学者建立了维纳滤波理论，针对的是平稳随机信号，从而设计出以线性最小均方误差估计为准则的维纳滤波器，只是这种滤波器对输入信号的统计特性有特定的要求。到了1959年，Widrow和Hoff在研究自适应线性元素（Adaline）的模式识别方案时，提出了著名的最小均方误差（LMS）算法[3]。1967年，Widrow B.等人提出了自适应滤波理论，使自适应滤波系统的参数自动地调整并达到最佳状态。紧接着是1977年Griffiths提出的梯度自适应格型算法（GAL）。 1981年，Zames引入了 范数作为求解估计和控制问题性能的韧性指标， Hassibi等人证明了LMS算法在 准则下的最优性。 在自适应滤波器理论取得一系列进步的同时，硬件的实现也取得了长足的进步，近几十年来，专家学者大部分习惯用DSP通用处理器实现自适应滤波器，用DSP器件处理数字信号早己是电子领域的主流，在自适应信号处理领域，对于数据处理速度在几兆赫兹以内的，通用也用DSP器件。但是随着信息化的进程发展、计算机处理能力、信号处理理论与方法等的进步，要处理的数据量逐渐加大，对实时性和精度的要求也提高很多。以现在的移动通信系统为例，目前广泛使用的GSM系统的数据传输速率只有9.6kbit/s，窄带CDMA传输速率也只有14.4kbit/s，但到2.5G的GPRS系统数据传输速率达到了150kbit/s左右，而根据IMT2000协议，3G通信室内或静止状态下的数据传输速率将达到2Mbit/s，到了基于全IP网络的4G时代，在慢速或静止状态下数据传输速率将达100Mbit/s，而自适应接收技术像自适应均衡器、智能天线、自适应调制、自适应编码等都是数字通信系统中的关键技术。通信系统发展到3G后，几十甚至上百兆比特每秒的数据传输速率对自适应接收技术是个巨大的挑战。尽管DSP处理器通用性和灵活性好，虽然在硬件结构上有了改进，如加了硬件乘法器和用多乘法器的并行指令等，但仍然保持原有的CPU工作模式，而且DSP处理器完成DSP算法是通过软件指令实现的，其顺序的工作方式制约了它的数据处理速率，况且若用多片DSP组合电路和增加外部接口电路将不可避免地导致信号通道过长、过于复杂，成本也成倍地提高，因此DSP处理器无法满足3G和4G通信中几十甚至上百兆比特每秒这种高数据处理速率要求。 常用的数字系统目标器件除了DSP处理器外还有ASIC专用集成电路、ASSP专用标准电路模块和现场可编程门阵列 (Field programmable Logic Device，FPGA)。现代大容量、高速度的FPGA在可重配置的数字信号处理应用领域，特别是对任务单一、算法复杂的前端数字信号处理运算，有特有的优越地位。例如对于需要经常更新滤波器权系数的自适应滤波器，由于特定DSP处理器的位数是固定的，采用FPGA处理器与DSP处理器比较有总线可调整的优势。另外，FPGA所具有的大规模并行处理能力和可编程的灵活性使得设计的系统能获得极高的处理性能，并且能够适应日益变化的标准、协议和性能需求[4]。 用FPGA实现自适应滤波器，国外起步比较早，发展也非常迅速。Hesenser A.于1996年提出了用FPGA实现自适应滤波器的设想，并在FPGA上实现了处理速度可达5 M的8阶8位FIR滤波器。Woolfries N.等人用FPGA实现了自适应栈滤波器，并应用于图象处理。 Dawood A.等人用FPGA开发了自适应FIR滤波器并与DSP处理器方案进行了比较研究。 国内有一些关于自适应算法硬件实现的研究，但基本是针对自适应滤波器中的算法，如南开大学李国峰的博士论文《用VHDL语言描述了正负数的运算问题和浮点数运算问题》，完成了基于FIR的LMS自适应滤波器的硬件设计与逻辑综合。国防科学技术大学江和平等人讨论了自适应卡尔曼算法的简化，并完成了FPGA的设计。同济大学梁甲华等人重点讨论了编码方法在FPGA应用上的技术问题。上海交通大学范瑜等人介绍了用VHDL语言实现并行延时LMS算法的自适应数字波束成形器的FPGA设计过程。 1.3????? 论文的主要研究内容 滤波器是指有信号处理功能的电子系统，它专门用于去除信号中不想要的成分或者增强所需成分，选择和过滤信号是滤波器的重要功能。根据性质，滤波器可以分为非线性的、线性的、时一不变的、时变的（自适应）、连续的、离散的（数字的）、无线脉冲响应的（IIR）、有限脉冲响应的（FIR）等。自适应滤波器是一个线性时变系统，本文对自适应滤波器进行讨论，主要研究滤波器的算法和实现。利用Matlab完成自适应滤波器的算法模型搭建及仿真，然后采用基于DSP Builder的方法完成自适应滤波器的FPGA实现。 1.4????? 论文的结构安排 根据本课题的研究内容和性质，全文共分为六章。 第一章是引言，主要对课题的现状、课题的研究内容及其意义做个详细的阐述，引出本研究课题； 第二章详细地讨论自适应滤波器，并在自适应滤波器理论概述的基础上引出自适应滤波器的结构，对典型的自适应滤波器的算法进行讨论和分析； 第三章基于Matlab工具，完成自适应滤波器的模型搭建和仿真，验证所设计的自适应滤波器的正确性； 第四章基于DSP Builder搭建FPGA实现自适应滤波器的模型系统，完成功能和时序仿真，进一步验证所设计的自适应滤波器的正确性； 第五章是小结和展望，对比Matlab和FPGA实现的结果，总结本课题的研究，指出课题研究过程中存在的不足和有待解决的问题 Normal 0 7.8 磅 0 2 false false false EN-US ZH-CN X-NONE /* Style Definitions */ table.MsoNormalTable {mso-style-name:普通表格; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin:0cm; mso-para-margin-bottom:.0001pt; mso-pagination:widow-orphan; font-size:10.5pt; mso-bidi-font-size:11.0pt; font-family:"Calibri","sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; mso-bidi-font-family:"Times New Roman"; mso-bidi-theme-font:minor-bidi; mso-font-kerning:1.0pt;}