汽车制动性能检测中的软件滤波研究

内 容 摘 要 随着汽车数量的增长，行车密度的加大，车速的提高，对公路安全的要求日益迫切。汽车制动性是汽车主动安全的主要性能之一，是汽车行驶安全的重要保障。有关资料表明,因制动不良而导致的道路交通事故占事故总数的1/3 。因此，在实际检测的基础上对在用车辆的制动性能进行分析和研究,找出其存在的问题并提出解决的方法，对确保道路交通安全无疑具有非常重要的意义。 检测技术作为现代制造技术的重要组成部分。随着电子技术和机械加工工业的发展，在传统检测方法的基础上，逐步发展成现代汽车诊断与检测技术。汽车检测通常指使用现代检测技术和设备, 结合计算机、自动控制等高新技术来检测汽车技术状况。它是以工程数学、故障物理、可靠性理论、电子学和电子技术、信息控制理论等为基础的一门综合性应用科学。汽车检测对于保证交通安全.加强环境保护,提高运输能力和降低生产成本都具有重要意义。因此选择汽车性能检测作为研究课题是很有现实意义的。 由汽车在制动试验台上测试制动性的原理以及制动性参量检测的技术指标可知，实时性、测量数据的准确性、控制的可靠性和强抗干扰能力是系统设计的关键。根据汽车制动力测量精度的要求和整个系统的控制逻辑提出了采用单片机和CPLD 双控制器的总体方案，并根据所要实现的功能设计了软件。而滤波和抗干扰是任何智能仪器系统都必须考虑的问题，在本设计中提出了CPLD 在滤波和抗干扰中的应用，提出对测控系统外部干扰的措施，并根据误差理论提出几种常用数字滤波方法如限幅滤波，中位值滤波，算术平均滤波进行比较，应用于本系统中。 本课题以理论为基础，结合现场调试和在实验室的实验完成的。本文设计的汽车制动性能测控系统具有检测精度高、可靠性好、实时性好等优点，对汽车制动性能的检测以及检测设备的发展有很重要的实用价值根据各种算法采样的特点。 关键词 汽车制动性测控检测系统抗干扰; 数字滤波;VisualBasic 6.0 ;算法 全面电子设计的必由之路是数字化, 这已成为共识。在数字化的道路上, 我国的电子设计技术经历了并将继续经历许多重大的变革。从应用小规模集成电路(SSI)芯片构成电路系统, 到广泛地应用微控制器或单片机(MCU), 在电子系统设计上发生了具有里程碑意义的飞跃。不言而喻,我国的电子设计技术发展到今天,又将面临另一次更大意义的突破, 即CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)在EDA(电子设计自动化)基础上的广泛应用。它在更高层次上容纳了过去数字技术的优秀部分, 对 MCU 系统将是一种扬弃,而在电子设计的技术操作和系统构成的整体上却发生了质的飞跃。如果说 MCU 在逻辑的实现上是无限的话, 那么 CPLD/FPGA 不但包括了MCU 这一特点，而且可触及硅片电路的物理极限，并兼有串、并行工作方式，高速、高可靠性以及宽口径适用性等诸多方面的特点。不但如此，随着 EDA 技术的发展和CPLD/FPGA 在深亚微米领域的进军，它们与 MCU、DSP、A/D、D/A、RAM 和ROM 等独立器件间的物理与功能界限已日趋模糊。 现场可编程门阵列(FPGA: Field Programmable Gate Array) 和复杂可编程逻辑器件(CPLD: Complex Programmable Logic Device) 同属于近年来发展迅速的大规模可编程专用集成电路 (ASIC) 。可编程ASIC 器件的使用，使设计的电子产品达到小型化、集成化和高可靠性，而 FPGA 器件的现场可编程技术和CPLD 器件的在系统可编程技术使可编程器件在使用上更为方便，并大大缩短了设计周期，减少了设计费用，降低了设计风险。目前，FPGA 和 CPLD 器件在电路设计中应用已十分广泛，已成为电子系统设计的重要手段。CPLD 是由GAL 发展起来的，其主体结构仍是与或阵列，自从 90 年代初Lattice 公司高性能的具有在系统可编程ISP(In System Programmable) 功能的CPLD 以来，CPLD 发展迅速。具有 ISP 功能的 CPLD 器件由于具有同 FPGA 器件相似的集成度和易用性，在速度上还有一定的优势，使其在可编程逻辑器件技术的竞争中与 FPGA 并驾齐驱，成为两支领导可编程器件技术发展的力量之一。 1.3.2 CPLD 在信号处理中的作用 自从跨入九十年代以来,可编程逻辑器件CPLD/FPGA 得到了飞速发展,向高集成度、高速度和低价位方向不断迈进,其应用领域不断扩大,在信号处理领域的应用也活跃起来,这主要是由于CPLD/FPGA 以下技术的不断发展: 1.集成度越来越高, 如Altera 公司的10K 系列已在25 万门以上,具有 1 万个以上寄存器,40kbit 嵌入式存储器,使得集成复杂信号处理算法成为可能。Raphael 系列已到100 万门以上,集中了FLEX10K 、FLEX6000 、MAX7000 的所有优点,可进行系统单片设计。 2.在系统编程 (ISP)/在线路重配置(ICR)技术, 使得CPLD/FPGA 具有开发周期短,设计方案更容易,无风险投资等优点。 3.嵌入式存储器技术，在CPLD/FPGA 内部嵌入一定数量的存储器，存储器类型有双口SRAM、ROM、FIFO，可用于存储信号处理的系数、中间结果等。 4.时钟锁定和倍频技术，Altera 的10K 系列采用了时钟锁定和倍频技术，解决了时钟脉冲延迟和偏斜问题，并使PLD 内部时钟更高。单个16bit 乘法器速度可达100MHz 以上，这正是大带宽高速实时信号处理的需要。 5.电子设计自动化EDA 工具。EDA 工具使得用户对设计的输入、综合、仿真非常方便。Altera 的MAX+PLUSII 给用户提供丰富的宏库和LPM ( 参数模块库Library of Parameterized Modules) 。EDA 环境正在由Unix 系统主导型向Unix/Windows 共存开发环境转换，使得EDA 的使用更为广泛和方便。 由于CPLD/FPGA 以上的诸多优点，CPLD/FPCA 应用逐渐扩大，渗透到ASIC 市场，性能价格比优于低档ASIC。CPLD/FPGA 与ASIC 相比具有开发周期短、灵活、无风险、开发成本低等优点；与DSP 芯片相比具有处理速度高等优点。例如某信号处理需10 次乘法累加运算，若采用30MHz 工作频率的DSP 来完成，其实际执行数据的速度将降低到3MHz(不考虑DSP 的并行处理)， 但是采用并行/流水控制的CPLD/FPGA 则可以用 30MHz 的时钟频率串、并行重叠执行 10 次操作，即保持 30MHz 数据速度。可见，CPLD/FPGA 比DSP 有更高的处理速度。利用CPLD/FPGA 在系统编程及高速度的特点，可把CPLD/FPGA 作为DSP 的协同处理器来应用，实现虚拟计算机。 1.4 本文的主要研究内容 1．??? 编程实现限幅滤波方法并动态演示； 2．??? 编程实现中位值滤波方法并动态演示； 3．??? 编程实现算术平均滤波方法并动态演示； 4．??? 编程实现滑动平均滤波方法并动态演示； 5．??? 编程实现中位值平均滤波方法并动态演示； 6．??? 各种算法简要介绍以及优劣情况；